东华理工大学毕业设计（论文） 硬件电路的设计
数据。在串行时钟SCLK的下降沿，DS1302向I/O端口输出1位数据，8个串行时钟脉冲就可以输出1字节的数据。读/写结束后，必须将RST置低电平。DS1302 的控制字,如图3-8 所示。
控制字节的最高有效位（位7）必须是逻辑1，如果它为0，则不能把数据写入到DS1302 中位6 如果为0，则表示存取日历时钟数据，为1 表示存取RAM数据;位５至位1 指示操作单元的地址;最低有效位（位0）如为0 表示要进行写操作，为1 表示进行读操作，控制字节总是从最低位开始输出。
(2)复位
通过把输入驱动置高电平来启动所有的数据传送。 输入有两种功能：首先，接通控制逻辑，允许地址／命令序列送入移位寄存器；其次， 提供了终止单字节或多字节数据的传送手段。当 为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中置 为低电平，则会终止此次数据传送，并且I/O 引脚变为高阻态。上电运行时，在Vcc≥2.5V 之前， 必须保持低电平。只有在SCLK 为低电平时，才能将RST 置为高电平。
数据输入输出，在控制指令字输入后的下一个SCLK 时钟的上升沿时数据被写入DS1302，数据输入从低位即位0 开始。DS1302 共有12 个寄存器，其中有7 个寄存器与日历、时钟相关，存放的数据位为BCD 码形式。其日历、时间寄存器及其控制字见表2。此外，DS1302 还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM相关的寄存器等。时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。DS1302 与RAM 相关的寄存器分为两类，一类是单个RAM单元，共31 个，每个单元组态为一个8 位的字节，其命令控制字为COH~FDH，其中奇数为读操作，偶数为写操作；再一类为突发方式下的RAM 寄存器，此方式下可一次性读写所有的RAM 的31 个字节，命令控制字为FEH（写）、FFH（读）。
(2) DS1302 的寄存器
18
东华理工大学毕业设计（论文） 硬件电路的设计
DS1302 共有12 个寄存器，其中有7 个寄存器与日历、时钟相关，存放的数据位为BCD 码形式。其日历、时间寄存器及其控制字见表2。此外，DS1302 还有年份寄存 器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM相关的寄存器等。时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。DS1302 与RAM 相关的寄存器分为两类，一类是单个RAM单元，共31 个，每个单元组态为一个8 位的字节，其命令控制字为COH~FDH，其中奇数为读操作，偶数为写操作；再一类为突发方式下 的RAM 寄存器，此方式下可一次性读写所有的RAM 的31 个字节，命令控制字为FEH （写）、FFH（读）。其数据时序如图3-9所示。
图3-9 数据读写时序
3.4.3 DS1302与单片机连接
采用DS1302时钟芯片，DS1302使用三线接口与单片机进行同步串行通信，其中
+5VAT89C52P2.4P2.5P2.6 DS1302VCC1SCLKI/ORSTDS1302VCC2X1X2GND3V
图3-10 DS1302 电路连接
SCLK为串行同步时钟端子，I/O为串行输入输出端子，RST为复位端子。在引线VCC和GND之间接有一大电容，当电控系统换电池时，该电容给时钟芯片供电，避免系统时间停止。在端子X1和X2之间连接的是该芯片的专用晶振，其频率32.768KHz。与单片机的连接方式如图3-10所示，其中单片机的引脚可任选3个具有上拉功能的引脚；否则，应该在外部接3个上拉电阻。
19
东华理工大学毕业设计（论文） 硬件电路的设计
3.5 SMG12864 芯片介绍
3.5.1 SMG12864 概述
液晶显示模块是一种将液晶显示器件、连接器件、集成电路、PCB线路板、背光源、结构件装配在一起的组件,称为液晶显示模块,常见的液晶显示模块包括数显液晶模块、点阵字符液晶模块、点阵图形液晶模块。本设计中采用的液晶显示模块SMG12864是128×64 点阵的汉字图形型液晶显示模块，可显示汉字及图形，内置国标GB2312 码简体中文字库（16X16 点阵）、128 个字符（8X16 点阵）及64X256 点阵显示RAM（GDRAM）。可与CPU 直接接口，提供两种界面来连接微处理机：8-位并行及串行两种连接方式。具有多种功能：光标显示、画面移位、睡眠模式等。 3.5.2 SMG12864 引脚及功能特性
液晶显示模块SMG12864的硬件结构如图3-11所示，液晶显示模块SMG12864芯片各引脚功能如表3所示。SMG12864 液晶显示模块,可显示4 行8 列共32 个16×16 的汉字, 它自带2 个KS0108B 和1 个KS0107B 显示驱动控制器, 2 个KS0108B 分别控制左右两个半(64×64)像素点的显示, KS0107B 作为64 行的行驱动控制。
图3-11 SMG12864硬件结构
表3 引脚功能
引脚 名称 1 2 VSS VDD 方向 - - 说明 电源负极 引脚 名称 DB4 11 DB5 方向 I/O I/O 说明 数据4 数据5 电源正极12 20
东华理工大学毕业设计（论文） 硬件电路的设计
(+5V) 3 4 VO - LCD RS(CS) - H/L 偏压输入（悬空） 13 数据/命令选择端(片选信号输入) DB6 DB7 I/O I/O 数据6 数据7 14 5 R/W(STD) H/L 读/写控制信号(串行数据输入) 15 PSB H/L H:并行数据模式 L:串行数据模式 6 7 8 9 10 E(SCLK) DB0 DB1 DB2 DB3 H,H/L I/O I/O I/O I/O 使能信号(串行移位脉冲输入) 数据0 数据1 数据2 数据3 16 17 18 19 20 NC /RST - H/L - - - 空脚 复位端(L:复位) NC BLA BLK 空脚 背光源正极 背光源负极 3.5.3 SMG12864 的显示内存
模块内自带2 个液晶显示驱动芯片,分别控制显示屏的左区和右区。每个驱动芯片带有64 ×64 位(512 B) 的RAM 缓冲区,其中存储的数据即为被显示内容的点阵信息。通过选择对应的RAM 页地址和列地址,微控制器可以访问全部RAM 字节。显示RAM 的每一位对应显示屏上的一个点。显示的实现,就是显示RAM 内容中相应位为1 ,该点阵亮,相应位为0 ,该点阵无显示。对存储器的读取是从头至尾的,但在屏幕上显示的位置是可以设置的,通过对显示起始行的设定来设定显示位置。 3.5.4 SMG12864与单片机的连接
采用SMG12864 液晶显示模块, 可显示4 行8 列共32 个16×16 的汉字, SMG可以直接和单片机并口方式连接，液晶模块采用直接控制方式, RS(接P2.0)为内部功能寄存器选择, R/W(接P2.1)为读写控制信号, P2.2 接LCD 驱动器的使能端E。其电路连接如图3-12所示。
21
东华理工大学毕业设计（论文） 硬件电路的设计
AT89C52P0.0P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P2.0P2.0P2.1P2.1P2.2P2.2SMG12864DB0DB1DB2DB3DB4DB5DB6DB7RSR/WE+5VPSBBLK0VBLAR=20Ω
图3-12 SMG12864 连接电路
3.6 通信模块
一般系统都具有通信接口，以便它和其他系统或计算机组成自动测试系统。标准通信接口有相关芯片和逻辑电路组成，用来连接相关仪器设备，传输各种信息。在本设计就需要用到通信设备，我们选用RS-232芯片来设计。 3.6.1 RS-232概述
RS-232接口是1970年由美国电子工业协会（EIA）联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准，主要用于模拟信道传输数字信号场合。
RS-232的全名是“数据终端设备（DTE）和数据通讯设备（DCE）之间串行二进制数据交换接口技术标准”该标准规定采用一个25个脚的DB25连接器，对连接器的每个引脚的信号内容加以规定，还对各种信号的电平加以规定。DB25的串口一般只用到的管脚只有2（RXD）、3（TXD）、7（GND）这三个，随着设备的不断改进，现在DB25针很少看到了，代替他的是DB9的接口，DB9所用到的管脚比DB25有所变化，是2（RXD）、3（TXD）、5（GND）这三个。因此现在都把RS232接口叫做DB9。
由于RS232接口标准出现较早，难免有不足之处，主要有以下四点： （1）接口的信号电平值较高，易损坏接口电路的芯片，又因为与TTL电平不兼容故需使用电平转换电路方能与TTL电路连接。
22
