东华理工大学毕业设计（论文） 硬件电路的设计
? 有蜂鸣器和发光二极管进行报警； ? 预留液晶显示器接口。 3.2.3 IC卡概述
非接触式IC卡是根据射频电磁感应原理产生的。它的读写操作只需将卡片放在读写器附近一定的距离之内就能实现数据交换, 无需任何接触, 使用中非常方便、快捷, 不易损坏。因此, 在公交、门禁、校园、企事业等人事管理、娱乐场所等方面有广泛的应用前景。
非接触式IC卡读写器以射频识别技术为核心,读写器内主要使用了1片Mifare卡专用的读写处理芯片模块ZLG500。 3.2.4 ZLG500工作原理及硬件连接电路
ZLG500 负责对非接触IC卡的读写操作,需外接PCB 天线。
ZLG500 模块连接电路如图3-4所示,传输启动端SS接单片机的外部中断0, 单片机 和ZLG500之间发送数据.首先由发送方将SS拉低并且在发送结束后将SS拉高,本设计中单片机 以下降沿中断触发的方式接收ZLG500 发送的数据,并将外部中断0设置为最高优先级,保证第一时间接收到IC卡数据。SCLK为SPI接口的时钟线,总是由单片机产生。SDATA为双向数据线,在数据传输开始前,由数据发送方将SDATA拉低,数据接收方同意接收数据则将SDATA 拉高,作为接收响应信号，之后SDATA作为数据传送线。模块自带看门狗,复位端RST可悬空或接低电平。CTRL和BZ接发光二极管和蜂鸣器,当IC卡为合法卡靠近读写器感应区时,以声光提示。
VCCAT89C52P1.5P1.4P1.3GNDSCLKSDATASSRSTGNDCTRLBZVCCGNDTX1GNDTX2GNDRXVCC+5VGND天线
图3-4 ZLG500 硬件电路连接
13
东华理工大学毕业设计（论文） 硬件电路的设计
3.3 数据存储和数据传输模块
停车场的出入设备可采用实时上传或定时采集的方式从收费器传输给中央数据库，这样对系统网络速度要求较高，当网络堵塞时有丢失数据的可能。因此本系统采用出入记录暂时存储在收费器中，每个一段时间（例如每周一次）上传给中央数据库的方式。为此要求收费器具备一定容量取决于系统卡的容量以及定时上传周期内最大的刷卡次数等，通常应留有一定的余量以免由于超出存储容量而丢失数据。本系统采用AT24C256作为停车计时收费器的存储器。 3.3.1 AT24C256 概述
AT24C256是ATMEL公司256kbit串行电可擦的可编程只读存储器，8引脚双排直插式封装，具有结构紧凑、存储容量大等特点，可以在2线总线上并接4片该IC，特别适用于具有高容量数据储存要求的数据采集系统。本文将介绍该IC的工作原理和与单片机的软硬件接口。
3.3.2 AT24C256的主要特性及引脚说明
（1）主要特性
芯片有3种工作电压；5.0V（VCC=4.5V～5.5V），2.7V（VCC=2.7V～5.5V）， 1.8V（VCC=1.8V～3.6V）；——内部可以组成32k×8存储单元；——2线串行接口；——斯密特触发，滤波输入抑制噪声；——双向数据传送协议；——硬件写保护引脚和软件数据保护功能； ——具有64字节页写模式。
A0A1NCGND12348765VccWpSCLSDA
14
东华理工大学毕业设计（论文） 硬件电路的设计
图3-5 AT24C256 结构图
（2）引脚说明
A0、A1：地址选择输入端。在串行总线结构中，可以连接4个AT24C256IC。用A0、A1来区分各IC。A0、A1悬空时为0。SCL：串行时钟输入。上升沿将SDA上的数据写入存储器，下降沿从存储器读出数据送SDA上。SDA：双向串行数据输入输出口。用于存储器与单片机之间的数据交换。WP：写保护输入。此引脚与地相连时，允许写操作；与VCC相连时，所有的写存储器操作被禁止。如果不连，芯片内部下拉到地。VCC：电源。GND：地。NC：空。 3.3.3 AT24C256的工作原理
AT24C256内部有512页，每一页为64字节，任一单元的地址为15位。地址
范围0000H～7FFFH。 一、芯片工作状态 （1）时钟和数据传送
一般情况下，SDA被外部的设备拉到高，只有当SCL为低电平时，SDA上的数据变化，表示要传送数据。SCL为高时SDA变化表示状态变化。 （2）开始状态（START）
当SCL为高时，SDA由高到低表示数据传送开始，这一状态必须在所有命令之前。
（3）结束状态（STOP）
当SCL为高时，SDA由低到高表示数据传送结束状态。 （4）应答状态（ACK）
所有的地址和数据都是以8位的形式串行传送给存储器或从存储器读出的。存储器在第9个时钟周期SDA发零信号表示已经收到8位数据。
二、设备选址
EEPROM进入开始状态后，需要一个8位的地址字来选择芯片进行读写。设备地址字由5位0、1组成的命令字和两位地址选择位A1、A0和一位读/写操作位构成。对于AT24C256，命令字为“10100”，同一串行总线上可以连接4个设备，由地址线A1，A0加以区分。如只有一个AT24C256，A1，A0都取0。最低位为1表示读操作，0表示写操作。10100A1A0R/W
15
东华理工大学毕业设计（论文） 硬件电路的设计
3.3.4 AT24C256 存储器存储空间划分
采用具有32KB 存储容量AT24C256 存储收费结算信息。该芯片采用二线I2C串行总线协议与单片机通信，E2PROM进行读写操作时，SDA为串行数据输入/输出端，SCL为串行同步时钟输入端。存储空间划分:将存储器划分成两个区，一个区用来存储所读取的记录，另一个区用来存储上位机下载的授权卡号。其电路连接如图3-6所示。
图3-6 AT24C256 电路连接
3.4 时钟模块
在各应用系统中，时钟系统是一切与时间相关过程的运行基础，在实时监控系统中更是如此。按时钟系统来分，可以分为绝对时钟系统和相对时钟系统。绝对时钟系统与当地时间同步，有年、月、日、时、分、秒等功能。相对时钟系统与当地时间无关，一般只有时、分、秒。按时钟系统实现的方法分来，可以分为硬件时钟系统和软件时钟系统。硬件时钟系统采用时钟芯片或GPS部件来实现时钟功能，且均为绝对时钟系统。软件时钟系统使用单片机内部的定时器来时钟功能，通常称为相对时钟。由于本系统时间设定与当地时间有关，所以采用时钟芯片来实现时钟功能比较好，并且选用DS1302时钟芯片来设计。 3.4.1 DS1302 概述
美国DALLAS 公司推出了低功耗时钟芯片DS1302 的结构和工作原理及其在测量系统中的应用。它可以对年、月、日、周日、时、分、秒进行计时，且具有闰年补偿等多种功能。DS1302 用于数据记录，特别是对某些具有特殊意义的数据点的记录上，能实现数据与出现该数据的时间同时记录。
16
东华理工大学毕业设计（论文） 硬件电路的设计
3.4.2 DS1302结构及功能特性
DS1302是一种高性能、低功耗、带RAM的实时时钟芯片，工作电压宽达2.5～5.5V。 采用三线接口与CPU 进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×８的用于临时性存放数据的RAM 寄存器。DS1302 是DS1202 的升级产品，与DS1202 兼容，但增加了主电源／后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。其硬件结构如图3-7所示。
VCC1X1X2GND12345678VCC2SCLKI/ORST
图3-7 DS1302 硬件电路结构
? 引脚功能
DS1302各个引脚的功能如表1所列，其中单片机
表1 引脚功能
引脚号 1 2/3 4 5 6 7 8
引脚名称 VCC2 X1，X2 GND RST I/O SCLK VCC1 功能 主电源 振荡源，外接32768Hz晶振 地线 复位/片选线 串行数据输入/输出端（双向） 串行数据输入端 后备电源 ? 基本工作原理
(1) DS1302每次进行读/写操作都必须首先将RST置高电平，接着向DS102写入数
716RAM/CK5A44A33A2210A1A0RAM,/ K
图3-8 控制字的含义
据字节或读取数据字节。每个字节从低位到高位分8次进行读/写。在串行时钟SCLK的上升沿，DS1302向I/O口端口读入1位数据，8个串行时钟脉冲就可以读入1字节的
17
