S3S2S1S0CI74LS283COA3 A2 A1 A0B3B2B1B0MA3 A2 A1 A0C3C2C1C0图JT4-24
4-25 试利用两片4位二进制并行加法器74LS283和必要的门电路组成一个二－十加法器电路。（提示：根据BCD码中8421BCD码的加法运算原则，当两数之和小于、等于9（1001）时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于9（即等于1010～1111）时，则应在按二进制数相加所得到的结果上加6（0110）修正，这样就可以给出进位信号，同时得到一个小于9的和。）
解4-25 当两个8421BCD码相加时，每个数都不会大于9（1001），考虑低位的进位，最大的和为9+9+1=19。
当用4位二进制加法器74283完成这个加法运算时，加法器输出的是4位二进制数表示的和，而不是BCD码表示的和。因此，必须将4位二进制数表示的和转换成8421BCD码。 （1）和数一览表如表JT4-25(a)所示
表JT4-25(a) 用十进制表示的和012345678910111213141516171819按BCD码相加的结果按二进制数相加的结果二进制数加6修正的结果CO1 S3 S2 S1 S00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 01 1 0 0 1CO1 S3 S2 S1 S00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 10 1 0 1 00 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 1CO2 S3 S2 S1 S00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 01 1 0 0 1
16
将0～19的二进制数和与用8421BCD码表示的和进行比较发现，当和数＜1001(9)时，二进制码与8421BCD码相同；当数＞1001时，只要在二进制和上加0110(6)就可以把二进制和转换为8421BCD码的和，同时产生进位输出。这一转换可以由一个修正电路来完成。 （2）修正电路的设计
设计修正电路，先列设计一览表，见表JT4-25(b).
表JT4-25(b) 第2片74LS83的输入CO1 S3 S2 S1 S0 A3 A2 A1 A0第2片74LS83的输出两个8421BCD码相加的和CO2 S3 S2 S1 S00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 01 1 0 0 1修 正 值 B3 B2 B1 B00 0 0 0 00 0 0 0 10 0 0 1 00 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 10 1 0 0 00 1 0 0 10 1 0 1 00 1 0 1 10 1 1 0 00 1 1 0 10 1 1 1 00 1 1 1 11 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 由表JT4-25(b)可写出修正函数
B3(CO1A3A2A1A0) = B0 = 0
B2(CO1A3A2A1A0) = B1 = ∑m(10~19)约束项：∑d =(20~31)(JT4-25a)
用卡诺图化简修正函数，化简过程如图JTP4-24(c)所示，结果得
B2=B1=CO1+A3A1+A3A2 （JT4-25b）
从表JT2-25(b)还可看出，两个8421BCD码相加时的进位CO等于A2或A1。根据式JT4-24b和上述分析画电路图，如图JT4-25(d)所示。
17
A2A1A0CO1A3000 001 011 010 110 111 101 1000 00 11 11 00 0 0 00 0 1 10 0 0 01 1 1 1× × × ×1 1 1 1× × × ×× × × × 被加数8421BCD码加数图JT4-25(c)
CO274LS28374LS283ACO13COA3COA2A2A1A1A0AS30(2)S28421BCD码B(1)3S3B3S1相加的和B2S2B2S0B1S1B1B0CIS0B0CI图JT4-25(d)
18
