第4章习题解答
4-1 写出图T4-1电路的输出函数式，证明a、b有相同的逻辑功能。
ABY1ABY2(a)(b)图T4-1 习题4-1的图
解4-1 Y1= A B' +A' B' ； Y2=( A+B)(A' +B' )= AB' +A' B' =Y1
4-2 试写出图T4-2所示逻辑电路的输出函数式并化简，指出电路的逻辑功能。
ABAYMB图T4-2习题4-2的图图T4-3习题4-3的图Y
解4-2 由图T4-2写电路的输出函数式并化简得
Y?((AB)?(A?B?)?)??A?B??AB (JT4-2)
由JT4-2式可知，电路实现的是二变量同或功能。
4-3 图T4-3是一个选通电路。M为控制信号，通过M电平的高低来选择让A还是让B从输出端送出。试写逻辑电路的输出函数式并化简，分析电路能否实现上述要求。 解4-3 由图T4-3写电路的输出函数式并化简得
Y?((AM?(BM?)??AM?BM? (JT4-3)
由JT4-3式可知，电路能够实现选通要求，当M=1时，Y=A；当M=0时，Y=B。
4-4．用与非门设计一个四人表决逻辑电路，结果按“少数服从多数”的原则决定。 解4-4
（1）列真值表
设四个人的意见为变量A、B、C、D，表决结果为函数Y。按正逻辑给变量赋值：同意为“1”，不同意为“0”；提案通过为“1”，没通过为“0”，所列真值表如表JT4-4所示。
1
表JT4-4 输 入 输 出 输 入 输 出 A B C D0 0 0 0 0 0 0 1 0 01 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 0 1 Y00000000A B C D0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 0 1 1 0 0 0 1 1 1 1 0 1 1 1 1 1 1 Y00000000
（2）写输出逻辑函数式
由表JT4-4可写输出逻辑函数式
Y?A?BCD?AB?CD?ABC?D?ABCD??ABCD (JT4-4a)
（3）化简
填卡诺图，如图JT4-4(a)所示合并最小项，得最简与—或式
Y?ABC?ABD?ACD?BCD (JT4-4b)
（4）画逻辑电路图
将式JT4-4(b)转换成与非—与非式
Y?((ABC)?(ABD)?(ACD)?(BCD?)? (JT4-4c)
按式JT4-4(c)用与非门画逻辑电路图，如图JT4-4(b)所示。
YCDAB0001111000 01 11 100 0 0 00 0 1 00 1 1 10 0 1 0图JT4-4 a ABCD图JT4-4b L
4-5 某汽车驾驶员培训班进行结业考试，有A、B、C三名评判员，其中A为主评判员，B、C为副评判员。在评判时，按少数服从多数的原则通过，但主评判员认为合格也可通过。试列真值表，写输出逻辑函数式并化简为最简与或式，画逻辑电路图。 解4-5 （1）真值表如表JT4-5所示
2
表JT4-5输 入A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1输 出Y0001111 1YBCA0100 01 11 100 0 1 01 1 1 1图JT4-5a ABC图JT4-5b
（2）写输出逻辑函数式
由表JT4-5可写输出逻辑函数式
Y?A?BC?AB?C??AB?C?ABC??ABC (JT4-4a)
（3）化简
填卡诺图，如图JT4-5(a)所示合并最小项，得最简与—或式
Y?A?BC (JT4-4b)
（4）画逻辑电路图
逻辑电路图如图JT4-5(b)所示。
4-6 试设计一个三变量判奇逻辑电路。当三变量ABC中有奇数个1时，电路输出为1，否则为0。要求列真值表；写输出逻辑函数的最小项之和函数式；用与非门画逻辑图。 解4-6
（1）列真值表。所列真值表如表JT4-6所示。
表JT4-6 输 入A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1输 出Y0110100 1
（2）写输出逻辑函数式
Y?A?B?C?A?BC??AB?C??ABC (JT4-6a)
（3）画逻辑电路图
因为要求用与非门画逻辑电路图，所以先将式JT4-6转换为与非—与非式
Y?((A?B?C)?(A?BC?)?(AB?C?)?(ABC)?)? (JT4-6b)
根据JT4-6(b)画电路图，如图JT4-6所示。
3
YABC图JT4-6
4-7 试用基本门设计一个组合逻辑电路，该电路输入端接收两个两位二进制数M、N，当M＞N时，电路输出Y=1，否则Y=0。
解4-7 令两个两位二进制数分别为M=AB，N= CD。
（1） 列真值表. 所列真值表如表JT4-7所示。
表JT4-7 M N A B C D0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Y0000100011001110YCD00AB000011110111010011110000100010图JT4-7a ABCD图JT4-7bY
（2）填卡诺图化简。如图JT4-7(a)所示，化简结果为
Y?AC??BC?D??ABD? （JT4-7）
（3）画逻辑电路图。
根据式JT4-7画与或逻辑图如图JT4-7所示。
4-8 试用与非门设计一个组合逻辑电路，该电路有两个输入端A、B，一个功能控制端M，当M=0时，电路实现同或功能；当M=1时，电路实现异或功能。 解4-8
(1) 列真值表。所列如表JT4-8所示。
4
表JT4-8 输 入M A B0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1输 出Y1001011 0
(2)写输出逻辑函数
由真值表可写输出逻辑函数式：
Y(MAB)??m(0，3,5,6,）?M?A?B??M?AB?MA?B?MAB? （JT4-8a）
式JT4-8不可再化简。此函数的与非—与非式为
Y(MAB)?((M?A?B?)?(M?AB)?(MA?B)?(MAB?)?)? （JT4-8b）
(3)画逻辑电路图
用与非门按式JT4-8(b)画电路图，如图JT4-8所示。
YMAB图JT4-8
4-9 试用3/8译码器74LS138设计4-8题的逻辑电路。 解4-9题
4-9题的真值表如表JT4-8所示（此处略）。由真值表写输出函数式如式JT4-8(a)。用3/8译码器实现此函数时，附加一个4输入与非门即可，电路如图JT4-9所示。
5
