电子跑表的设计与实现(4)

1. 初次程序设计时，误以为数码管是共阳极连接的，因而在编码错误，导致实验结果没有显示 2. 改正数码管数据编码后，在设计时模块时，并未理解技术，错误的设计小时计时模块，导致跑表计数错误的清零，自理理解原理后，成功设计出时计时模块 3. 通过实验程序的 编写，知道c与verilog hdl之间还有区别的，有些又是通用的，更加熟练的掌握的verilog hd的相关语法，程序编写中检错能力明显的增强。 指导老师签名 年 月 日

指导老师评议