7.下列触发器中，没有约束条件的是_______。A．基本RS触发器 B.主从RS触发器 C.钟控RS触发器 D.边沿D触发器 8.若将D触发器的D端连在Q端上，经100个脉冲作用后，它的次态Q(t?100)?0，则现态Q(t)应为_____。
A．Q(t)=0 B. Q(t)=1 C.与现态Q(t)无关 D.以上都不对
9.用反馈移位寄存器产生11101000序列，至少需要_____个触发器。A．2 B．3 C．4 D．8 10.某时序逻辑电路的波形如图1-2所示，由此判定该电路是______。 A. 二进制计数器 B. 十进制计数器 C. 移位寄存器
FCBAA0A1A2Y八路数据选择器D0D1D2D3D4D5D6D7 D. 以上均不是
图1-2 图1-1
11.以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是______。
A．ＤＲＡＭ B.ＳＲＡＭ C．闪速存储器 D．ＥＰＲＯＭ
DD112.一个ROM其共有10根地址线，8根位线（数据输出线），则其存储容量为______。A．10×8 B．102×8 C．10×82 D．210×8 13.可编程逻辑器件PLD，其内部均由与阵列和或阵列组成。其中，不是与阵列可编程的器件有______。
A. ROM B.PLA C. PAL D.GAL
14.使用PROM和FPLA实现组合逻辑时，要将逻辑表达式分别写成_______。A. 最小项之和、最小项之和 B. 最简与-或式、最简与-或式 C. 最简与-或式、最小项之和 D.最小项之和、最简与-或式
15.数字系统中使用通用寄存器的目的是_______。A．保存更多的数据 B．减少访问存储器，提高运行速度
C．保存状态信号 D．保存控制信号
二、填空题（每小题2分，共18分）
1. 最基本的三种逻辑运算是_______________。
2. 利用吸收法A＋AB＝A，F＝AB＋ABCD（E＋F）的简化表达式为_______________。 3. 编码器的逻辑功能是对处理的输入信号赋予______________，它实现一对多译码。
4. 根据已知组合逻辑电路图，找出其输入与输出关系，确定在什么样的输入取值组合下，对应的输出为1，这种过程称为_______________。
5. 时序电路的描述方程通常有输出方程、________方程和激励方程。
6. 同步时序逻辑电路按其输入与输出的关系不同，分为________和________两类。 7. RAM的存储矩阵有64行，64列，其存储容量为__________个存储元。 8. PLD称为________，它是有与阵列和________组成的可编程阵列组成。 9. 数字系统由_____________、逻辑系统和_____________三大部分组成。
三、简答题（每小题5分，共15分）
1. 请简要说明组合逻辑电路分析的一般过程？2. 请画出并解释同步时序电路的结构框图。 3. 请写出三种常用的硬件描述语言，并说明各自的特点。
四、组合逻辑分析（12分）
分析图1所示电路的逻辑功能。
F000 100 011 A1A0D0D1D2D3
001 010 图1 图2
五、时序逻辑设计（14分）
用JK触发器设计同步五进制递减计数器。状态转换图如下（图2）。
⑴写出状态转移表⑵写出激励方程、状态方程⑶画出逻辑图
六、VHDL语言设计（12分）
用VHDL语言设计如下六个基本逻辑门：
F1?A1?B1 F2?A2?B2 F3?A3?B3 F4?A2?B2 F5?A5?B5 F6=A6⊙B6 要求：
⑴包含ABLE_HDL标准结构语句(2)采用逻辑方程法(3)用测试向量部进行四组值的测试（输入值自选）
七、小型控制器设计（14分）
某控制器的算法流程图如下（图3）所示，设计一个计数器型控制器。
本科试卷（四）
一、选择题（每小题1分，共15分）
1.下面逻辑式中，正确的是________。 A．A?B?A?B B. A?A?1 C.A?A?0 D.A?A?1 2.逻辑函数F=A?（A?B）的值是________。A．B B. A C .A?B D.A?B 3.与最小项表达式F(A,B,C)=m0+m2+m5+m7等价的逻辑函数为________。
A. F=A⊙C B. F?ABC?ABC C. F?AC?AC D.F=∑(0,5) 4.
a1、a2、a3、a4、a5是五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯F=1时表示灯亮，F=0时表示灯灭。
若在五个不同的地方控制同一个电灯的灭亮，逻辑函数F的表达式是_______。 A．
a1a2a3a4a5 B. a1?a2?a3?a4?a5 C. a1?a2?a3?a4?a5 D. a1⊙a2⊙a3⊙a4⊙a5
5.用低电平为输出有效的译码器实现组合逻辑电路时，还需要_______。A．与非门 B.或非门 C.与门 D.或门
6.逻辑函数F?AC?AB?BC,当变量的取值为______时,不出现冒险现象。A．B=C=1 B．B=C=0 C．A=1 C=0 D．A=0，B=0 7.集成计数器的模值是固定的，但可以用_______来改变它们的模值。
A.复0和复9 B.置数法和复位法 C.改变初值法 D. 控制CP脉冲 8.同步时序电路和异步时序电路比较，其差异在于后者_____。
A．没有触发器 B．没有统一的时钟脉冲控制 C．没有稳定状态 D．输出只与内部状态有关 9.有S1，S2两个状态，在相同输入条件下_____，可确定S1和S2不等价。
A．输出相同 B．输出不同 C．状态相同 D．状态不同
10.一个T触发器，在T=1时，加上时钟脉冲，则触发器_____。A．保持原态 B．置0 C．置1 D．翻转
11.下面说法错误的是_______。A．一个RAM有三组信号线，地址线，数据线，读/写命令线。B．RAM中地址线是双向的，它传送地址码，以便按地址码访问存储单元。C．RAM中数据线是双向的。D．RAM中读写命令线是单向的，它是控制线。
212.64K×16位EPROM芯片，其地址线有_____条，数据线有_____条。A．64，16 B．16，64 C．16，4 D．16，16
13.下面______不属于PLD中可编程连接采用的处理技术。A．熔丝技术 B．反熔丝技术 C．EPROM 技术 D．SRAM技术 14.使用_______构成时序电路时需外加触发器。A.FPLA B.GAL C.ispLSI1032 D.FPGA 15.ASM流程图是设计_____ 的一种重要工具。 A.控制器 B.运算器 C.计数器 D.存储器
二、填空题（每小题2分，共18分）
1. 异或运算的布尔代数和VHDL表示分别为_______________和_______________。 2. 布尔代数的基本规则有代入规则，反演规则和________________规则。
3. 奇偶教验器的基本原理是：偶数个1，它的和数总是______________；奇数个1，它的和数总是______________。 4. 八路数据选择器电路如图2-1所示，该电路实现的逻辑函数表达式是_______________。
5. JK触发器的次态方程是Qn+1 ＝________。
6. 某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移16位，完成该操作需要________μS。 7. RAM和ROM有三组信号线，它们是地址线，__________，数据线。
8. 一个6变量的与阵列， 列线是________条，一个与门的输入线是________条，最多有________个编程点。
9. 微程序控制器是将所有的操作控制信号编码成一条条微指令，存放在一个___________中，系统工作时一条接一条读出，产生各种操作控制信号以控制执行部件。
三、简答题（每小题5分，共15分）
1. 简述组合逻辑设计的一般步骤。2. 简述同步时序逻辑电路的设计方法。3. 简述PLD的编程环境和设计步骤。
四、组合逻辑设计（12分）
用与非门设计一个组合电路，逻辑功能如下：当三个裁判(含一个裁判长)一致均同意，或一个裁判和裁判长同意时，输出成绩有效．否则，成绩无效。要求：
（1）列真值表。 （2）输出函数表达式。（3）输出函数最简式。（4）用与非门实现。
五、时序逻辑分析（14）
电路如图1所示:
（1）写出激励方程、状态方程、输出方程。 （2）列出状态转移表，画出状态转移图。 （3）判断电路类型，描述电路功能。
CP 1 J1 Q1 Q1 X Y J2 Q2 K1 2 Q2 K 图1
六、VHDL语言设计（12）
用VHDL设计3线－8线译码器。
七、小型控制器设计（14分）
有一个数字比较系统，它能连续对两个八位二进制数据进行比较，操作过程如下：
先将两个数存入寄存器A和寄存器B，然后进行比较，最后将大数移入寄存器B中。其方框图如图2所示。其中Y为输入信号，LDA和LDB为打入控制信号，COMP是三态门使能控制信号，A>B是比较器输出信号。假设状态发生变化在T1节拍时间，打入寄存器操作发生在T2节拍时间，状态周期T= T1+ T2。
（1）画出ASM流程图。（2）列出状态转移真值表（3）设计多路选择器型控制器电路。
本科试卷（五）
一、选择题（每小题1分，共15分）
1.十六进制数
(7D.4F)16的八进制数是________。A．(375.235)8 B. (375.236)8 C. (374.236)8 D. (373.236)8
2.逻辑函数 F?AB?BDEG?AB?B 的最简式为________。A.F?B B.F=B C.F=0 D.F=1 3.在________情况下,函数F?A?B?C运算的结果是逻辑“1”。
A．全部输入是“0” B.任一输入是“0” C.仅一输入是“0” D. 全部输入是“1” 4.设
A1、A2为四选一数据选择器的地址码，X0?X3为数据输入，Y为数据输出，则输出Y与Xi和Ai之间的逻辑表达式
为_______。 A．
A1A0X0?A1A0X1?A1A0X2?A1A0X3 B. A1A0X0?A1A0X1?A1A0X2?A1A0X3
1A0X0?A1A0X1?A1A0X2?A1A0X3 D.A1A0X0?A1A0X1?A1A0X2?A1A0X3 C. A5.A．
A1、A2、A3、A4是四位二进制码，若电路采用奇校验，则校验位C的逻辑表达式是______。
A1?A2?A3?A4?1 B．A1?A2?A3?A4?1 C． A1A2A3A4?1 D．A1?A2?A3?A4?0
6.如需要判断两个二进制数的大小或相等，可以使用______电路。A.译码器 B.编码器 C.数据选择器 D.数据比较器 7.n个触发器构成的扭环计数器中，至少有_______个无效状态。A．n B．2n C．2n?1nQ?Q8.JK触发器在CP脉冲作用下，欲使，则输入信号应为_____。
n?1n D．2?2n
A．J?K?0 B．J?Q，K?Q C．J?Q，K?Q D．J?Q，K?0
9.若将D触发器的D端连在Q端上，经100个脉冲作用后，它的次态Q(t?100)?0，则现态Q(t)应为________。
A．Q(t)=0 B. Q(t)=1 C.与现态Q(t)无关 D.以上都不对 10.寄存器在电路组成上的特点_____。
A. 有CP输入端，无数码输入端 B. 有CP和数码输入端 C. 无CP输入端有数码输入端 D. 以上都不对 11.动态半导体存储器的特点是_____。
A.在工作中存储器内容会产生变化 B.每次读出后，需要根据原存内容重新写入一遍 C.每隔一定时间，需要根据原存内容重新写入一遍 D.在工作中需要动态地改变访存地址 12.EPROM是指_____。
A．随机读写存储器 B．只读存储器 C．可编程的只读存储器 D．可擦可编程的只读存储器 13.在使用isp设计软件时，完成了______这一步之后，既可对器件进行下载编程。
A. 设计输入 B.布局布线 C. 逻辑仿真 D.JED文件生成
14.FPGA是指_______。A．门阵列 B．可编程逻辑阵列 C．现场可编程门阵列 D．专用集成电路
15.构成数字系统必不可少的逻辑执行部件为_________。A. 控制器 B. 计数器 C. 基本子系统 D. 逻辑门
二、填空题（每小题2分，共18分）
1.或运算的布尔代数和VHDL表示分别为_______________和_______________。 2.利用反演规则，逻辑函数F＝AB＋CD的非函数F表达式为_______________。
3.数据比较器的逻辑功能是对输入的______________个数进行比较，它有大于，小于和等于三个输出端。 4.电路如图2-1所示，F的最小项表达式是________________________________________。
图2-1
5.时序逻辑电路按照其状态的改变方式不同，分为________电路和________电路。 6.在CP脉冲作用下，具有图2-2所示功能的触发器是________触发器。
