基于Quartus - II - 的FPGACPLD开发(8)

2025-07-12

引入所有端口

然后点击OK,如下图所示。

Node or Bus 其他设置(暂不设置时点击OK)

点击ok,出现如下仿真图

输入端口待定的波形文件

6) 下面需要对输入信号赋予一定的值,利用波形编辑器工具对输入信号赋值:

波形编辑器工具栏

首先是时钟信号,点击clk所在的信号,然后点击工具栏中类似始终的快捷选项,则完成了对时钟的设置,用同样的方法对其他输入信号进行设置,(输入信号的图标带有i),各个信号设置完后,如下图;

设置好的仿真文件

7)点击Assignments,在下拉菜单中点击Settings,在新弹出的对话框中选择Simulator Settings,同时在该对话框中会出现相应的选项,要做功能仿真,故在Simulator mode 中选择Functional即功能仿真,点击OK,,设置完点击保存。

仿真设置

在功能仿真之前,要生成一个网络表,具体方法如下:点击Processing,在下拉菜单中选择Generate Functional Simulation Net list

生成功能仿真网络表

下图为网络仿真表成功生成时的报告:

功能仿真网络表报告

8)下一步进行功能仿真,点击仿真按钮(蓝色三角形),则会报告仿真成功,下图为报告图。


基于Quartus - II - 的FPGACPLD开发(8).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:浅谈小学数学多媒体课堂教学的利弊分析和对策

相关阅读
本类排行
× 游客快捷下载通道(下载后可以自由复制和排版)

下载本文档需要支付 7

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:xuecool-com QQ:370150219