TT是CPLD噪声抑制时序中的一个重要控制信号，由TSX延时半个主时钟周期（244ns）后取反得到。由于TT的延时作用，使得图3中的参数化锁存器模块能在输入的PCM信号完成串/并行变换后随即于TT的升沿将数据锁存住。在通过并/串行移位寄存器输出PCM信号时，TT为高电平时把并行数据装载进移位寄存器；TT为低电平时MCLK的上升沿将寄存器内的数据逐位地串行移出至DR端。
CPLD产生的时序信号只能满足图2和图5的要求，实现起来并不复杂，可用简单的图形输入或文本输入实现。值得注意的是，正确使用MAX+PLUS II软件中的“Assign-Clique”[4]功能，为时序相关的功能模块指定相同的“Clique”，能够使波形仿真的结果明显得到优化。
5 应用成果
按照以上设计，用两片TP3094和一片CPLD芯片再加上少量外围器件组成的数字化噪声抑制电路，改造了某语音指挥通信设备中采用模拟电路噪声抑制技术的八路语音指挥通信电路板，得到了优良的语音噪声抑制效果。新的电路板继而成功地应用到新一代语音指挥通信设备上，交付用户使用。更多路的数字化噪声抑制电路也已试验成功。
