解：地址线和数据线的总和 = 14 + 32 = 46根；
选择不合的芯片时，各需要的片数为：
1K×4：（16K×32） / （1K×4） = 16×8 = 128片
2K×8：（16K×32） / （2K×8） = 8×4 = 32片
4K×4：（16K×32） / （4K×4） = 4×8 = 32片
16K×1：（16K×32）/ （16K×1） = 1×32 = 32片
4K×8：（16K×32）/ （4K×8） = 4×4 = 16片
8K×8：（16K×32） / （8K×8） = 2×4 = 8片
8. 试比较静态RAM 和静态RAM 。
令狐采学创作
答：略。（参看课件）
9. 什么叫刷新？为什么要刷新？说明刷新有几种办法。
解：刷新：对DRAM按期进行的全部重写过程；
刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时弥补，因此安插了按期刷新操纵；
经常使用的刷新办法有三种：集中式、分离式、异步式。
集中式：在最年夜刷新间隔时间内，集中安插一段时间进行刷新，存在CPU访存死时间。
分离式：在每个读/写周期之后拔出一个刷新周期，无CPU访存死时间。
异步式：是集中式和分离式的折衷。
10. 半导体存储器芯片的译码驱动方法有几种？
解：半导体存储器芯片的译码驱动方法有两种：线选法和重合法。
线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；
重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单位。这种办法通过行、列译码信号的重合来选址，也称矩阵译码。可年夜年夜节省器材用量，是最经常使用的译码驱动方法。
11. 一个8K×8位的静态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。试问采取集中刷新、分离刷新和异步刷新三种方法的刷新间隔各为几多？
解：采取分离刷新方法刷新间隔为:2ms，其中刷新死时间为：
256×0.1μs=25.6μs
令狐采学创作
令狐采学创作
采取分离刷新方法刷新间隔为：256×（0.1μs+×0.1μs）=51.2μs
采取异步刷新方法刷新间隔为:2ms
12. 画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图。要求将64K分红4个页面，每个页面分16组，指出共需几多片存储芯片。
解：设采取SRAM芯片，则：
总片数 = （64K×8位） / （1024×4位）= 64×2 = 128片题意阐发：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：
页面容量 = 总容量 / 页面数= 64K×8/ 4 = 16K×8位，4片16K×8字串连成64K×8位
组容量 = 页面容量 / 组数= 16K×8位/ 16 = 1K×8位，16片1K×8位字串连成16K×8位
组内片数 = 组容量 / 片容量= 1K×8位/ 1K×4位 = 2片，两片1K×4位芯片位并联成1K×8位
存储器逻辑框图：（略）。
13. 设有一个64K×8位的RAM芯片，试问该芯片共有几多个基本单位电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。解：存储基元总数= 64K×8位 = 512K位 = 219位；
思路：如要满足地址线和数据线总和最小，应尽量把存储元安
令狐采学创作
令狐采学创作
插在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线
数。
设地址线根数为a，数据线根数为b，则片容量为：2a×b = 219；
b = 219a；
若a = 19，b = 1，总和 = 19+1 = 20；
a = 18，
b = 2，总和 = 18+2 = 20；
a = 17，
b = 4，总和 = 17+4 = 21；
a = 16，
b = 8，总和 = 16+8 = 24；
…………
由上可看出：芯片字数越少，芯片字长越长，引脚数越多。芯片字数减1、芯片位数均按2的幂变更。
结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分派计划有两种：地址线 = 19根，数据线 = 1根；或地址线= 18根，数据线 = 2根。
14. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：
（1）该机所允许的最年夜主存空间是几多？
（2）若每个模块板为32K×8位，共需几个模块板？
（3）每个模块板内共有几片RAM芯片？
（4）共有几多片RAM？
（5）CPU如何选择各模块板？
解：（1）该机所允许的最年夜主存空间是：218× 8位= 256K×8
位 = 256KB
令狐采学创作
令狐采学创作
令狐采学创作 （2）模块板总数 = 256K×8 / 32K×8 = 8块
（3）板内片数 = 32K×8位 / 4K×4位 = 8×2 = 16片
（4）总片数 = 16片×8 = 128片
（5）CPU 通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片。地址格式分派如下：
15. 设CPU 共有16根地址线，8根数据线，并用MREQ （低电平有效）作访存控制信号，W /R 作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM （2K×8位，4K×4位，8K×8位），RAM （1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU 和存储芯片的连接图。要求：
（1）最小4K 地址为系统法度区，4096~16383地址规模为用户法度区。
（2）指出选用的存储芯片类型及数量。
（3）详细画出片选逻辑。
解：（1）地址空间分派图：
系统法度区（ROM 共4KB ）：0000H0FFFH
用户法度区（RAM 共12KB ）：1000H3FFFH
（2）选片：ROM ：选择4K×4位芯片2片，位并联
RAM ：选择4K×8位芯片3片，字串连(RAM1地址规模为:1000H1FFFH,RAM2地址规模为2000H2FFFH, RAM3地址规模为:3000H3FFFH)
（3）各芯片二进制地址分派如下：
令狐采学创作
CPU和存储器连接逻辑图及片选逻辑如下图(3)所示：
图（3）
16. CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连，试回答：
（1）用74138译码器画出CPU与存储芯片的连接图；
（2）写出每片RAM的地址规模；
（3）如果运行时发明不管往哪片RAM写入数据后，以A000H 为起始地址的存储芯片都有与其相同的数据，阐发故障原因。
令狐采学创作
