仅供参考!
reg [7:0] led;
always@(posedge _50M) case(q)
3'd0:led=16'b0011111111111111; 3'd1:led=16'b1001111111111111; 3'd2:led=16'b1100111111111111; 3'd3:led=16'b1110011111111111; 3'd4:led=16'b1111001111111111; 3'd5:led=16'b1111100111111111; 3'd6:led=16'b1111110011111111;
3'd7:led=16'b1111111001111111; // 中点 3'd8:led=16'b1111111100111111; 3'd9:led=16'b1111111110011111; 3'd10:led=16'b1111111111001111; 3'd11:led=16'b1111111111100111; 3'd12:led=16'b1111111111110011; 3'd13:led=16'b1111111111111001; 3'd14:led=16'b1111111111111100;
default:led<=led; endcase
endmodule
图4，仿真波形图
4.2.5数码管模块程序设计及仿真
module shumaguan1(left, right, _10000H, segout, wx); input [2:0] left; input [2:0] right; input _10000H; output [6:0] segout; //数码管输出 output [2:0] wx; reg [2:0] wx; reg [6:0] segout; reg [1:0] count; reg [3:0] seg_in;
always@(posedge _10000H)
