3.逻辑摆幅
CMOS集成电路的逻辑高电平“1”、逻辑低电平\分别接近于电源高电位VDD及电源低电位VSS。由上表可知，输出电压Uout为– 0.5 –VCC + 0.5,当VDD=6V，VSS=0V时，输出逻辑摆幅近似7V。而74LS74芯片的输出电压摆幅为(3.5-0.35)V=3.15V。因此，CMOS集成电路74HC74芯片的逻辑摆幅比TTL集成电路的74LS74大，使得电源电压得到了充分的利用。
4.抗干扰能力
CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差。根据上表中的参数可知，74HC74芯片的高低电平差距为7V,74LS74芯片的高低电平差距为3.15V。所以可知74HC74芯片的抗干扰能力更强.根据上表的参数无法计算出电压噪声容限，所以只能利用典型值进行定性分析。CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。
5.扇出系数
扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。
通常门的驱动能力由前级门输出的高低电平，输出的驱动电流及后级门的输入电流等参数决定。当两个电路驱动同类型的电路时，CMOS电路的驱动能力比TTL电路强得多。但是，静态情况下估算出的CMOS门扇出系数往往很大，实际使用时考虑到门电路的输入电容等因素的影响，电路中的充、放电将直接影响到信号的传输速度。因此，在信号的频率较高时，CMOS电路的扇出系数一般取10～20左右。用CMOS驱动CMOS门时通常不考虑扇出系数。用CMOS直接驱动TTL门时，通常一个只能驱动一个。
6.集成度、温度稳定性能
由于CMOS集成电路的功耗很低，内部发热量少，所以集成度可大大提高。而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。由上表可知74HC74的工作温度范围为-40~85℃，而74LS74的工作温度范围是0-70℃。因此，CMOS集成电路74HC74芯片的温度稳定性能相比于CMOS集成电路74HC74芯片更好，同时集成度也更高。
7.传输时间
根据上表的参数可知，CMOS集成电路74HC74芯片的传输延迟时间为17 ns，TTL集成电路的74LS74芯片的延迟时间为19ns，两者传输延迟时间同一数
量级，大小几乎相等，传输时间都很短，传输速度快。
TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。它具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。它具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。
MOS电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导。它的主要优点是输入阻抗高、功耗低、抗干扰能力强且适合大规模集成。
1.5 CMOS D触发器的应用——CD4013触摸开关
如图1-6，所示，M为触摸电极片，手指摸一下M，使人体泄漏的交流电在R4上的压降，其正半周信号进入IC1的第3脚即单稳态电路的CP端，使单稳态电路反转进入瞬时，其输出端Q即1脚由原来的低电位跳变为高电位，此高电位经R1向C2充电，使4脚即R1端的电位上升，当上升到复位电位时，单稳态电路复位，1脚恢复低电位。所以每触摸一次电极片M，1脚就输出一个固定宽度的正脉波。此正脉波将直接加到11脚即双稳态电路的CP端，使双稳态电路反转一次，其输出端Q即13脚电位就改变一次。当13脚为高电位时，Q1的基极透过R2获得正向电流而开通，使继电器动作，进而以它的接点来做控制。由此可见，每触摸一次电极片M，就能实现继电器“开”或“关”的动作。
图1-6
第二章 将设计的边沿D触发器改成其他类型触发器
2.1将设计的D触发器转换成JK触发器
J触发器特征方程：
Qn?1?JQn?KQn
D触发器特征方程：
Qn?1?D
比较得：
D?JQn?KQn
若用与非门实现，则得到：
电路如下图2-1所示:
D?JQn?KQn
图2-1
2.2将设计的D触发器转换成T触发器
T触发器特征方程：
Qn?1?TQn?TQn?T?Qn
J触发器特征方程：
Qn?1?JQn?KQn
只要将JK触发器的JK端相连当作T端即可实现。 电路如下图2-2所示:
图2-2
第三章 基于D触发器的应用拓展电路设计
3.1 并行数据存储电路
数字系统中常用触发器进行并行数据存储，并且利用D触发器的输入没有约束、原理简单的优点，广泛使用D触发器来存储数据。
并行存储数据电路的原理如下图3-1所示。图中使用了4个D触发器，假设4位二进制数0110分别输入4个触发器的输入端D0-D3。4个触发器由同一个时钟脉冲CLK控制，于是输入数据0110在CLK的上升沿同步被触发器存储，在输出端Q0-Q3出现了相同的数据0110，如图3-2所示。并且，4个触发器的复位端R也同时由复位信号
控制着，用于一开始使所有触发器复位。
