数电研讨 - 用CMOS传输门和CMOS非门设计边沿D触发器(2)

2025-07-19

图1-1(a) 图1-1(b)

1.2 CMOS非门

1.2.1 CMOS非门的组成

CMOS非门如图1-2所示,两管特性对称,柵极相连作输入端, 漏极相连作输出端,NMOS管的衬底接到电路的最低电位,PMOS管的衬底接到电路的最高电位。衬底与漏源间的PN结始终处于反偏。电源电压UDD>UT1+|UT2|,UDD适用范围较大(3~18V)。UT1为NMOS的开启电压,UT2为PMOS的开启电压。

图1-2

1.2.2 CMOS非门的原理 1. 输入低电平UIL= 0V

UGS1<UT1则T1截止,|UGS2|>UT2 则T2导通,电路中电流近似为零,UDD主要降在T1,输出高电平UOH≈UDD。

2. 输入高电平UIH=UDD

T1导通、T2截止,UDD主要降在T2,输出低电平UOL≈0V。

1.2.3 CMOS非门的传输延迟时间

CMOS非门的输出电阻比TTL电路的输出电阻大,容性负载对前者传输延迟时间会产生更大的影响。

CMOS非门的输出电阻与UIH( UIH≈UDD )有关,因此CMOS反相器的传输延迟时间与UDD有关。

根据CMOS非门的互补对称性可知,当反相器接容性负载时,它的导通延迟时间TPHL和截止延迟时间TPLH是相等的。CMOS反相器的平均传输延迟时间约为10ns。

1.3用CMOS传输门和CMOS非门设计边沿D触发器

1.3.1 电路组成

用CMOS传输门和CMOS非门设计的边沿D触发器电路如图1-3.

图1-3

1.3.2 电路原理

1、CP为低电平时,TG1导通,TG2截止,D信号经传输门输入,Q =D、

Q=D,电路输出Q跟随信号D变化。

2、CP为上升沿时,TG1截止,TG2导通,D信号不能传输,D信号的改变对输出不会产生影响,输出端的两个非门首尾相连,保持上升沿时刻的状态不变。

3、可看出该电路实现下降沿D触发器的功能,且CP低电平时有效。

1.3.3 特征方程,特征表,激励表与状态图 特征方程:Qn+1=D 特征表(如表1-1):

表1-1

激励表(如表1-2):

表1-2

状态图(如图1-4):

图1-4

1.3.4激励信号D的保持时间和时钟CP的最大频率

图1-5

如上图1-5,这个CMOS D触发器是下降沿触发器,根据CMOS管特性可得,上图中所示传输门具有传输延迟t1,非门也具有延迟t2,传输门控制端在导通和截止转换时会存在延迟t3,但是其实传输门的的延时和非门(几十纳秒)相比很小,因此t1和t3几乎可以忽略不计。所以,输入信号D只有在CP跳变之前的时间里准备好,触发器才能将数据锁存到Q输出端口,因此建立时间等于t1+ t2。在CP跳变为0之后的一段时间内,D信号不能发生变化,也就是所说的要保证信号的保持时间,大小应该是传输门的截止导通时间t3。

因此D的建立时间应该为TD?t2?t1?t3?t2(非门延时)。

CP时钟周期,低电平时间应该D的建立时间+两个非门延时(传输门忽略不计),才能保证D顺利到达输出端为3?t2。高电平时间为触发器的两个非门延时2?t2(传输门忽略不计)。

因此如果时钟周期是占空比为50%的方波,那么最小时钟周期为

3?t2+3?t2,最大频率应该为fmax?16?t2;若为占空比任意的方波,则最小

时钟周期应为2?t2+3?t2,最大频率应该为fmax?1。

5?t2

1.4 CMOS构成的D触发器与TTL构成的D触发器比较

74LS47和74HC47都是双D触发器,其功能比较的多,可用作寄存器,移位寄存器,振荡器,单稳态,分频计数器等功能。 不同的是74LS74是由TTL门电路构成而74HC74是由CMOS门电路构成,下面以TTL电路74LS74芯片和CMOS电路74HC74芯片为例,讨论分析TTL和CMOS电路的特点。为了比较方便,参数均采用额定参数。具体参数见表1-3所示。

名称 功耗P(mw) 传输延迟Tpd(ns) 低到高延时TPLH (ns) 高到低延时TPHL(ns) 建立时间Tsu(ns) 开启电压Th(V) 工作温度范围TA(℃)

二者的比较分析如下: 1.静态功耗

CMOS集成电路采用场效应管,且都是互补结构,工作时两个串联的场效应管总是处于一个管导通另一个管截止的状态,电路静态功耗理论上为零。实际上,由于存在漏电流,CMOS电路尚有微量静态功耗。根据上表的数据可知,74HC74芯片的静态功耗为0.004mw。同时74LS74芯片通过提高电路中个电阻的阻值,改变电阻的连接方向,降低了功耗。通过上表参数可知,74LS74的功耗为20mw。两者相比较,虽然功耗都非常低,接近于0,但是CMOS集成电路74HC74芯片的静态功耗更低,两个相差四个数量级。

2.工作电压范围

CMOS集成电路供电简单,供电电源体积小,基本上不需稳压。由上表可知,74HC74芯片的供电电源范围为2-6V,远远大于74LS74芯片的供电电源范围4.75-5.35V。

74LS74 2

19 13 25 20

5

0-70

表1-3

74HC74 0.004 17 20 20 16

3

-40~85


数电研讨 - 用CMOS传输门和CMOS非门设计边沿D触发器(2).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:探讨晚清到民国初期西方音乐对中国音乐产生的影响

相关阅读
本类排行
× 游客快捷下载通道(下载后可以自由复制和排版)

下载本文档需要支付 7

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:xuecool-com QQ:370150219