《数字逻辑实验指导书》
实验一 组合逻辑电路分析与设计
一、实验目的：
1、掌握PLD实验箱的结构和使用； 2、学习QuartusⅡ软件的基本操作； 3、掌握数字电路逻辑功能测试方法；
4、掌握实验的基本过程和实验报告的编写。 二、原理说明：
组合电路的特点是任何时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路的状态无关。 (一) 组合电路的分析步骤：
（二）组合逻辑电路的设计步骤
首先根据给定的实际问题进行逻辑抽象，确定输入、输出变量，并进行状态赋值，再根据给定的因果关系，列出逻辑真值表。然后用公式法或卡诺图法化简逻辑函数式，以得到最简表达式。最后根据给定的器件画出逻辑图。
三、实验内容
(一)组合逻辑电路分析： 1.写出函数式，画出真值表；
2.在QuartusⅡ环境下用原理图输入方式画出原理图，并完成波形仿真； 3.将电路设计下载到实验箱并进行功能验证，说明其逻辑功能。（必做）
1
L3L2L1L0U2:A74LS386U2:B74LS3861034U2:C74LS386125683U1:A74LS326U1:B74LS32124I3I25I19I0
(二)组合逻辑电路设计
1. 设计一个路灯的控制电路，要求在四个不同的路口都能独立地控制路灯的亮灭。(用异或门实现)画出真值表，写出函数式，画出实验逻辑电路图。在QuartusⅡ环境下实现设计，完成对波形的仿真，并将设计下载到实验箱并进行功能验证。（必做）
要求：用四个按键开关作为四个输入变量；用一个LED彩灯（发光二极管）来显示输出的状态，“灯亮”表示输出为“高电平”，“灯灭”表示输出为“低电平”。
2. 设计一个保密锁电路，保密锁上有三个键钮A、B、C。要求当三个键钮同时按下时，或A、B两个同时按下时，或按下A、B中的任一键钮时，锁就能被打开；而当不符合上列组合状态时，将使电铃发出报警响声。试设计此电路，列出真值表，写出函数式，画出最简的实验电路。(用最少的与非门实现)。在QuartusⅡ环境下实现设计，完成对波形的仿真，并将设计下载到实验箱并进行功能验证。（选做）
(注：取A、B、C三个键钮状态为输入变量，开锁信号和报警信号为输出变量，分别用F1用F2表示。设键钮按下时为“1”，不按时为“0”；报警时为“1”，不报警时为“0”，A、B、C都不按时，应不开锁也不报警。)
三、予习要求：
1.复习组合电路的分析方法和设计方法。
2.预习利用QuartusⅡ和可编程器件（PLD）进行数字电路设计的基本设计方法。 3.画出实验用电路图和记录表格，填好理论值，注明管脚号码。 四、报告要求： 1.实验目的和要求 2.实验主要仪器和设备 3.实验原理
4.实验方案设计、实验方法 5.实验步骤
2
6.实验结果分析 7.实验结论 8.思考题
注：①1-4项内容为实验预习内容，学生须在进实验室之前完成。 ②实验结果须有指导教师签字。
3
实验二 中规模集成组合逻辑电路的应用
一、实验目的：
(一)掌握多路选择器集成电路的一般使用。
(二)利用多路选择器实现N变量任意组合逻辑电路。 (三)初步了解基于可编程器件设计的全过程。 二、原理说明
中规模集成器件（MSI）一般都是专用功能器件，都具有某种特定的逻辑功能，（用这些功能器件实现组合逻辑函数，一般都采用对比法进行设计）。MSI组合逻辑电路其一般都具有附加的控制端，也称作片选端、使能端。例如，双四选一数据选择器74LS153，它的每一个四选一数据选择器都有一个控制端，分别为1G和
2G。以下半部分74LS153为例。 1G＝0时，多路选择器才工作:
当1G＝1时，多路选择器不工作，不管A1A0为何值，1Y＝0。利用片选作用可进行扩展，如把双四选一接成八选一。
用中规模集成器件设计组合逻辑电路方法是：首先要对被实现的逻辑函数进行变换，把它尽可能变换成与所用中规模集成器件的逻辑函数相类似的形式，然后在采取对比法进行设计。
例如：用双四选一数据选择器接成八选一数据选择器，设计一个三人多数表决电路。该电路的三个输入端A、B、C分别代表三个人，输出端F表示表决结果。用1表示同意和通过，用0表示不同意和不通过。 解：根据题意可列出真值表 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 F 0 0 0 1 0 1 1 1 S 1 0 0 0 0 0 0 0
A2 A1 A0 X X X 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 Y 0 1D0 (D0) 1D1 (D1) 1D2 (D2) 1D3 (D3) 2D0 (D4) 2D1 (D5) 2D2 (D6) 4
0 1 1 1 2D3 (D7) 根据真值表可写出逻辑函数式： F?ABC?ABC?AB?C ABC由八选一数据选择器的功能表可得当S＝0时，八选一数据选择器输出Y的表达式为
设A2＝A，A1＝B，A0＝C，比较F和Y两式可得1D3=2D1=2D2=2D3=1, 1D0=1D1=1D2=2D0=0，接图1连线，即可实现三人多数表决功能。
图 1
译码器：一个n变量的二进制译码器的输出包含了n个变量的所有最小项（共2n个）。例如74LS138是3线/8线译码器，它的8个输出包含了3个变量的所有最小项，其功能表如下：
输入 S1 0 x 1 1 1 1 1 1 1 1 由功能表可得，当S1=1，S2?S3?0时，允许译码器工作，否则就禁止译码。
5
输出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 S2+S3 x 1 0 0 0 0 0 0 0 0 A2 A1 A0 x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
