基于HDL的时序逻辑电路实验(2)

2025-08-04

end ss<=0;

LED1[3:0]=Hour_L[3:0]; LED0[3:0]=Hour_H[3:0]; end end

else if(FLAG==2'b00) begin

if(q1==25000000) begin q1<=0; sec=~sec;

LED3[3:0]=Minute_L[3:0]; LED2[3:0]=Minute_H[3:0]; LED1[3:0]=Hour_L[3:0]; LED0[3:0]=Hour_H[3:0]; ss<=ss+1;

if(ss==119) begin

ss<=0;

Minute_L<=Minute_L+1; if(Minute_L==9) begin

Minute_L<=0;

Minute_H<=Minute_H+1; end

if(Minute_H==5&&Minute_L==9) begin

Minute_L<=0; Minute_H<=0;

Hour_L<=Hour_L+1; if(Hour_L==9) begin

Hour_L<=0;

Hour_H<=Hour_H+1; end

if(Hour_H==2&&Hour_L==3) begin

Hour_L<=0; Hour_H<=0; end end end

end else

q1<=q1+1; end end

assign Second_flash=sec; Endmodule

(3)编写约束文件 clock.ucf NET\NET\NET\NET\NET\NET\NET\NET\NET\NET\NET\NET\NET\

NET\NET\NET\NET\NET\NET\NET\NET\NET\NET\NET\

(4)综合、实现及生成编程文件。

点击快捷栏单上的Implement按钮完成综合和实现,正确完成综合和实现后Synthesize-XST和Implement Design 前显示钩→双击Generate Programming File 生成编程文件clock.bit。正确生成编辑文件后Generate Programming File 前显示勾。


基于HDL的时序逻辑电路实验(2).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:《秒速五厘米》声音分析

相关阅读
本类排行
× 游客快捷下载通道(下载后可以自由复制和排版)

下载本文档需要支付 7

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:xuecool-com QQ:370150219