武汉大学2024-2025学年度数字电子技术试卷A

武汉大学2014—2015学年度第二学期 《数字电子技术基础》试卷（A） 学号 姓名 院（系） 分数 一、填空题，每空1分 (共20分) 1. 逻辑函数有多种表达方式，其中的四种为( )，( )，( )和( )。 2、(25.7)10=( )2=( )16。 3、可以实现线与功能的逻辑门电路包括( )，( )和( )。 4、JK触发器若J=K，则可实现( )触发器的功能；若J=K，则可实现( )触发器的功能。 5、5位环形和扭环形计数器，若初态均为10110(低位在左)，则26个CP后环形计数器的并行输出为( )，扭环计数器的并行输出为( )。 6、128K×16的只读存储器，其寻址地址线数目是( )根，字长是( )位，字数是( )， 总容量是( )。 7、可以实现更大规模逻辑电路的可编程器件主要包括( )和( )。 8、设四位D/A转换器的满刻度输出电压30V，则输入数字量是1011时的输出模拟电压为( )V。 二、单项选择填空，每空2分 (共20分) 1、编码(11111100.11010100)2421对应的十进制数为( )。 A．97.64 B．86.54 C．96.74 D．85.74 2、逻辑函数F=A?B?C且BC=0的卡诺图中，最小项和无关项个数分别为( )个。 A．4, 2 B．3, 2 C．3, 3 D．2, 4 3、下列说法正确的共有( )个。 (1) 按制造门电路晶体管的不同，门电路可分为MOS型和双极型； (2) TTL电路相对CMOS电路的特点是速度快，但功耗大； (3) CMOS电路的静态功耗很小，主要是动态功耗； (4) TTL器件驱动CMOS器件主要需要校验灌电流是否满足要求； A．1 B．2 C．3 D．4 4、已知题2.4图中的门电路是74系列的TTL门电路，则电路的输出电平是( )。 A．高电平 B．高阻 C．低电平 D．无法判断 5、要将方波脉冲的周期扩展10倍，可采用( )。 A．10级施密特触发器 B．10位二进制计数器 C．十进制计数器 D．10位D/A转换器 第1 页 共 4页 6、用4片4K×16的RAM构成4K×16的存储器，扩展后地址空间最高的一片4K×16的RAM的寻址范围是( )。 A．1000H-1FFFH B．2000H-2FFFH C．3000H-3FFFH D．4000H-4FFFH 7、VHDL语言中，下列标识符定义正确的个数有( )。 (1) my_counter (2) 2FFT (3) Sig_N (4) ALL_RST_ (5) return A．2 B．3 C．4 D．5 8、用555定时器组成施密特触发器，当输入控制端引脚5外接8V电压时，回差电压为( )。(555定时器的功能表见附录) A．2.67V B．4V C．3.33V D．6.67V 9、在ADC工作过程中包括保持a、采样b、编码c和量化d四个过程，它们的先后次序应该是( )。 A．abcd B．bcda C．cbad D．badc 10、通常DAC中输出端运算放大器的作用是( )。 A．倒相 B．放大 C．积分 D．求和 VDD=5VABC=11A&=1Y1L&&&&TTLY2≥1BE≥110kΩCMOS 题2.4图 题4.1图 题4.2图 & 三、函数化简题， 每小题5分(共10分) 1、代数法化简 F=AB?BD+CE+AD 2、卡诺图法化简 F=∑m (3,6,8,9,11,12)+∑d (0,1,2,13,14,15) 四、 分析简答题， (共20分) 1、分析题4.1图所示电路的逻辑功能，要求写出完整的步骤。 (6分) 2、题4.2图中为用TTL电路驱动CMOS电路的实例，试计算上拉电阻的取值范围，TTL与非门在VOL≤0.2V时最大输出电流为10mA，输出管截止时有100μA电流，CMOS门输入电流可忽略，要求加到CMOS或非门的电压VIH≥4.2V，VIL≤0.2V,电源电压为5V。 (6分) 第2 页 共 4页 3、电路如题4.3图所示，设初态均为0。试画出对应CP作用下Q0、Q1、φ1、φ2、φ3、φ4的波形。(不考虑门的延迟，74LS139的功能表见附录) (8分) Q01J1C1Q11J74LS139A0A1Y3Y2Y1φ3φ2φ1φ0Q0C1Q11KCPF01KF1EN题4.3图 Y0 五、分析设计题，每小题10分 (共30分) 1、试用一片74HC151设计一个8421码的检码电路，要求当输入大于等于3且小于等于7时输出1，否则电路输出0。(74HC151的引脚图和功能表见附录) 2、试用集成计数器74HC161一块，数据选择器74HC151两块及适当的门电路组合设计一个序列信号发生器。序列输出信号依次为11001110101，以此循环反复。(74HC161和74HC151的引脚图和功能表见附录) 3、试用两片中规模通用集成电路555设计带延时的声音报警电路。当出现告警信号后1秒后才发声告警，要求给出延时环节相关元件的参数。(555的引脚图和功能表见附录) (提示：前一块555构成单稳触发器，后一块555构成多谐振荡器) 附录 1、555定时器的逻辑引脚图和功能表 第3 页 共 4页 2、74LS139的功能表 3、74HC151逻辑引脚图和功能表 4、74HC161逻辑引脚图和功能表 第4 页 共 4页 所长签字： 教学院长签字：