沈阳理工大学课程设计
二、封装形式
电路采用双列直插C—16白瓷和黑瓷两种外壳封装,外形尺寸按电子工业部部颁标准。《半导体集成电路外形尺寸》SJll00—76
功 能 输出 空 锯齿波形成 -Vee(1kΩ) 空 地 同步输入 综合比较 空 微分阻容 封锁调制 输出 +Vcc 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引线脚号 1 三、典型接线图及各点波形
同步串联电阻R4的选择按右式计算：R4=同步电压/2～3×103（Ω）
10
沈阳理工大学课程设计
各点波形式如右图所示
四、电参数：
1．电源电压：直流+15V、-15V,允许波动土5％(±10％时功能正常)。 2．KJ004 电源电流：正电流≤15mA,负电流≤10mA。 3．同步电压：任意值。
4．同步输入端允许最大同步电流：6mA(有效值) 5．移相范围≥1700(同步电压30V,同步输入电阻15kΩ) 6．锯齿波幅度：≥10V(幅度以锯齿波平顶为准)。 7．输出脉冲：
3.2 触发电路设计
3.2.1 系统对触发器的要求
① 为保证较宽的调速范围和可逆运行，要求触发脉冲能够在180°范围内移向。
② 对于三相全控桥式整流电路，为了保证可控硅可靠换流，要求触发脉冲宽
11
沈阳理工大学课程设计
度大于60°，或者用双窄脉冲。
③ 对可逆系统，为了防止逆变颠覆和提高工作的可靠性，触发脉冲需要有
?min和?min限制
3.2.2触发电路及其特点
系统对触发器的要求如下：
① 为保证较宽的调速范围和可逆运行，要求触发脉冲能够在180°范围内移向。 ② 对于三相全控桥式整流电路，为了保证可控硅可靠换流，要求触发脉冲宽度大于60°，或者用双窄脉冲。
③ 对可逆系统，为了防止逆变颠覆和提高工作的可靠性，触发脉冲需要有?min 和?min限制。
根据对触发器的上述要求，选用同步信号为正弦波的晶体管触发电路。这种线路的优点是线路简单，调整容易。理论上移相范围可达180°，实际上由于正弦波顶部平坦移相范围只能有150°左右。移相的线性度就触发器本身来说较差，如把触发器和可控硅看成一个整体则由于相互补偿关系，它的线性度则较好，即控制电压Uk与可控硅整流电压Ud0的控制特性是接近线性的，由于作同步信号的正弦波电压随电源电压的波动而波动，当Uk不变时，控制角?也随电源电压的波动而波动，而可控硅整流电压Ud0?Ud0maxcos?，Udomax随电源电压增高而增高，而cos?则随电源电压的增高而减小，故Ud0可维持近于不变。但当电源电压降得太低时，同步电压和控制电压可能没有交点，触发器不能产生触发脉冲，致使可控硅工作混乱，造成事故，所以这种触发器不宜用于电网电压波动很大的场合，此外，正弦波触发器容易受电源电压波形畸变的影响，因此同步电压输入信号必须加R—C滤波器，移相角度一般要大于30°。
触发器还设计有?min和?min保护，保证系统逆变时可靠工作，不致逆变颠覆，取
?min?30?，由于采用逻辑无环流系统，不要求?min??min，取?min?10?。
12
沈阳理工大学课程设计
图5.3同步信号为正弦波的触发电路设计图
3.3 逻辑控制器的设计
无环流逻辑控制器的任务是在正组晶闸管工作时，则封锁反组晶闸管，在反组晶闸管工作时，则封锁正组晶闸管。采用数字逻辑电路，使其输出信号以0 和1 的数字信号形式来执行封锁与开放的作用，为了确保正反组不会同时开放，应使两者不能同时为1。系统在反转和正转制动时应该开放反组晶闸管，封锁正组晶闸管，在这两种情况下都要开放反组，封锁正组。从电动机来看反转和正转制动的共同特征是使电动机产生负的转矩。上述特征可以由ASR 输出的电流给定信号来体现。DLC 应该先鉴别电流给定信号的极性，将其作为逻辑控制环节的一个给定信号。仅用电流给定信号去控制DLC 还是不够，因为其极性的变化只是逻辑切换的必要条件。只有在实际电流降到零时，才能发出正反组切换的指令。因此，只有电流转矩极性和零电流检测信号这两个前提同时具备时，并经过必要
13
沈阳理工大学课程设计
的逻辑判断，才可以让DLC 发出切换指令。逻辑切换指令发出后还不能马上执行，需经过封锁时时间Tdb1才能封锁原导通组脉冲；再经过开放延时时间Tdt后才能开放另一组脉冲。通常Tdb1=3ms，Tdt=7ms。
在逻辑运算判断发出切换指令UF、UR后，必须经过封锁延时Udb1和开放延时Udt才能执行切换命令。用FX2系列PLC实现时，只要用其内部的1ms定时器即可达到延时目的。一般封锁延时取Udb1=3ms，此时封锁原导通组脉冲；再经过开放延时Udt=7ms开放另一组。若封锁延时与开放延时同时开始计时，则开放延时时间为3+7=10ms，设延时后的UF'、UR'状态分别用辅助继电器M4、M5表示。
DLC装置的最后部分为逻辑保护环节。正常时，UF'与UR'状态总是相反的；一旦DLC发生故障，使UF'和UR'同时为“1”，将造成两组晶闸管同时开放，必须避免此情况。满足保护要求的逻辑真值表如下表。设DLC的输出信号由PLC 输出端子Y0、Y1输出。
M4 0 0 1 1 M5 0 1 0 1 表4-1 逻辑真值表
其中Y0控制GTF，Y1控制GTR。为了实现逻辑保护，一方面可以用Y0、Y1实现联锁，另一方面还可以用M4、M5接通特殊辅助继电器M8034禁止全部输出，进行双重保护。X2和X3是过压和过流检测信号。
Y0 0 0 1 禁止 Y1 0 1 0
14
