计算机组成原理
1.（71）10=（1000111）2= 原码（01000111）2 =反码（01000111）2 = 补码（01000111）2 2．一个完整的指令系统应满足四个方面的要求：完备性、有效性、规整性和兼容性。
3．在二地址指令格式中，从操作数的物理位置来说可归结为三种类型:存储器-存储器（SS）型指令、寄存器-寄存器（RR）型指令_、寄存器-存储器（RS）型指令_。
4．写出相对寻址方式下操作数有效地址表达式_E =（PC）+D__。
5．CPU对整个计算机系统的运行是极其重要的，它有如下四个方面的基本功能__指令控制；时间控制；操作控制_和运算功能。
6．CPU中至少有如下六类寄存器，除了__指令寄存器；程序计数器；地址寄存器_外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。
7．在计算机传统的术语中，将_运算器_和控制器_合在一起称为CPU，而将CPU和内存合在一起称为主机。 8.广泛使用的__SRAM和DRAM_都是半导体随机读写存储器。前者速度比后者_快_，集成度不如后者高。 9.指令操作码字段表征指令的_操作功能和性质_，而地址码字段指示_操作数的地址__。 10.硬布线控制器的基本思想是：某一微操作信号_控制信号是_操作操作码译码输出时序_信号、状态信号的逻辑函数。 11.微程序入口地址是根据_指令操作码_通过_地址转移逻辑_产生的。
12.在微程序控制器中时序信号一般采用_节拍电位—节拍脉冲_二级体制。
13.CPU周期也称为机器周期；一个CPU周期包含若干个时间周期。任何一条指令的指令周期至少需要2 CPU周期。 14．并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式_时间_并行；空间_并行；时间并行_+空间_并行。
15．衡量总线性能的重要指标是_总线带宽_，它定义为总线本身所能达到的最高_数据传输率_。若一个总线周期中并行传送64位数据，总线时钟频率是66MHz，则总线带宽是_528MB/s__。
16．在计算机系统中，多个系统部件之间信息传送的公共通路称为_总线_。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、_地址_、_控制_信息。
17．在计算机系统中，CPU对外围设备的管理除程序查询方式、程序中断方式外，还有方式和通道控制方式，方式和外围处理机（PPU方式。直接存储器（DMA）访问
18．磁表面存储器主要技术指标有_存储密度、存储容量、平均存取时间和数据传输率。
19.要组成容量为8K*8位的存储器，需要_8_片8K*1位的静态RAM芯片并联，或者需要_8_片1K*8位的静态RAM芯片串联。
20.计算机软件分为系统程序和应用程序 两类。
21.控制器根据生成控制信号的方法可分为指令操作码和时序信号. 22.CPU中至少有如下六类寄存器，除了指令寄存器，程序计数器，地址寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。
23.机器有不同的指令系统，RISC指令系统是CISC指令系统的改进。 24.汉字在计算机内部存储、传输和检索的代码称为汉字_内码_ 。
25.微程序控制器主要由微指令寄存器，控制存储器,地址转移逻辑三大部件组成
26.在字符显示器中,显示存储器VRAM中的内容是字符的ASCII码；字符发生器中存放的是字符的光栅地址计数器信息。
27.（-25）10=（-11001）2= 原码（111001）2 =反码 （100110 ）2 = 补码（ 100111 ）2
1．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用__C____。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D间接寻址方式 2．程序控制类指令的功能是__D____。
A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I / O设备之间的数据传送 D 改变程序执行顺序
3． 微程序控制器中，机器指令与微指令的关系是___C___。
A 每一条机器指令由一条微指令来执行B 每一条机器指令由一段微指令编写的微程序来解释执行 C每一条机器指令组成的程序可由一条微指令来执行 D一条微指令由若干条机器指令组成 4．描述 PCI 总线基本概念中，正确的句子是__B____。
A.PCI总线是一个与处理器有关的高速外围总线 B.PCI总线的基本传输机制是猝发式传送 C PCI 设备一定是主设备 D 系统中允许只有一条PCI总线 5．下面浮点运算器的描述中正确的句子是：__A____。
A. 浮点运算器可用阶码部件和尾数部件实现B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减操作 D. 尾数部件只进行乘法和减法运算 7．指令系统中采用不同寻址方式的目的主要是__B____。
A．实现存贮程序和程序控制 B．缩短指令长度，扩大寻址空间，提高编程灵活性 C．可以直接访问外存 D．提供扩展操作码的可能并降低指令译码难度 9．在微型机系统中，外围设备通过___A___与主板的系统总线相连接。
A． 适配器 B． 设备控制器 C． 计数器 D． 寄存器
10．CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为___B___。 A． 512KB B． 1MB C． 256KB D． 2MB 11．系统总线中地址线的功能是___D___。
A 用于选择主存单元 B 用于选择进行信息传输的设备 C 用于指定主存单元和I/O设备接口电路的地址 D 用于传送主存物理地址和逻辑地址 12．中断允许触发器用来___D___。
A 表示外设是否提出了中断请求 B 表示CPU是否响应了中断请求 C 表示CPU是否正在进行中断处理 D 开放或关闭可屏蔽硬中断 13．指令系统采用不同寻址方式的目的是___B___。
A 实现存贮程序和程序控制； B 缩短指令长度，扩大寻址空间，提高编程灵活性； C 可直接访问外存； D 提供扩展操作码的可能并降低指令译码的难度；
14．CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为__B____(1024*1024*8)。 A 512KB B 1MB C 256KB D 2MB
15．堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果操作的动作是：（A）→MSP ，（SP）+ 1 →SP ，那么出栈的动作应是____C__。 A （MSP）→A， （SP）+ 1→SP ； B （SP）+ 1→SP ，（MSP）→A ； C （SP）- 1→SP ，（MSP）→A ； D （MSP）→A ，（SP）- 1→SP ； 16．据标准规定，每个汉字在计算机内占用__二个字节_存储。 17．存储单元是指___存放一个二进制信息位的存储元__。 18．变址寻址方式中，操作数的有效地址等于__C____。
A． 基址寄存器内容加上形式地址（位移量） B．堆栈指示器内容加上形式地址（位移量） C．变址寄存器内容加上形式地址（位移量） D．程序记数器内容加上形式地址（位移量） 19． 计算机的外围设备是指___除了CPU和内存以外的其它设备
20．寄存器间接寻址方式中，操作数放在__D__。A．通用寄存器 B．计数器 C．堆栈 D．主存单元 21．操作控制器的功能是__D____。
A．产生时序信号 B．从主存取出一条指令 C．完成指令操作的译码
D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令
22．一台计算机的主存容量为1MB，字长32位，直接映象的cache的容量为512字。假设块长为8个字，则主存地址格式中组号，块号和块内地址的位数:___B__ 、_____、______.
2
A．9, 9, 0 B．9, 6, 3 C．9, 3, 6 D． 3, 9, 6
23. 信息只用一条传输线，且采用脉冲传送的方式称为__A____。
A．串行传送 B．并行传送 C．并串型传送 D．分时传送
24． 采用串行接口进行八位ASCⅡ码传送，带有一位奇校验位为1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为____A__。
A．960 B．873 C．1371 D．480
25．下列各操作属于活动头硬盘的存取访问时间的是寻道时间 ．旋转延迟时间 ．传送时间 1．集中式仲裁有几种方式？画出独立请求方式的逻辑图，并说明其工作原理。 答案：集中式仲裁有三种方式：链式查询，计数器定时查询，独立请求方式。 独立请求方式的逻辑图如下：
工作原理：在独立请求方式中，每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中有一个排队电路，它根据一定的优先次序决定首先响应哪个设备的请求，给设备以授权信号BGi。 2．简述机器指令与微指令的关系。
答案：指令就是要计算机执行某种操作命令。从计算机组成得层次结构来说，计算机的指令有微指令、机器指令和宏指令之分。
微指令是微程序级得命令，它属于硬件。宏指令是由若干条机器指令组成得软件指令，它属于软件。而机器指令则介于微指令和宏指令之间，通常简称为指令，每一条指令可完成一个独立得算术去处基逻辑运算操作。
<1.一条机器指令对应一个微程序,这个微程序是由若干条指令序列组成的.因此,一条机器指令的功能是由若干条微指令组成的序列来实现的,简而言之,一条机器指令所完成的,操作划分成若干条微指令来完成,由微指令进行解释和执行. < 2.从指令与微指令,程序与微程序,地址与微地址的一一对应关系看,前者与内储存器有关,后者与控制储存有关.也有相对应的硬设备.
<3.每一个CPU周期就对应一条微指令.
3．指令格式如下所示。OP为操作码字段，试分析指令格式特点。
15 10 7 3 2 0 OP 源寄存器 基值寄存器 偏移量（16位） 答案：（1）操作码字段OP为16位，可指定26 = 64 （2）双字长（32位）二地址指令，用于访问存储器。
《一个操作数在源寄存器（共32个），另一个操作数在存储器中（由基值寄存器和偏移量决定）。所以是RS型指令。 4．简述SRAM和DRAM的特点。
RAM可分为动态（Dynamic RAM）和静态（Static RAM）两大类。
3
DRAM的特点是集成密度高，主要用于计算机的主存存储器，保留数据时间很短，速度慢，但便宜。
SRAM的特点是存取速度快，采用双译码方式，以便于组织更大的存储容量。昂贵，所在只在CPU的一级缓冲，二级缓冲使用。集成度不高。 5．简述存储器堆栈的概念及操作过程？
存储器堆栈由一部分主存储器单元来构成，存储器堆栈中，进栈时先存入数据，然后修改堆栈指示器；出栈时，先修改堆栈指示器，然后取出数据。
6.设有浮点数x=2-5×0.0110011，y=23×(-0.1110010)，阶码用４位移码表示，尾数（含符号位）用８位补码表示。求［x×y］浮。要求直接用补码完成尾数乘法运算，运算结果尾数仍保留８位（含符号位），并用尾数之后的４位值处理舍入操作。
解：移码采用双符号位，尾数补码采用单符号位，则有
[Mx]补=0.0110011,[My]补=1.0001110, [Ex]移=00 011, [Ey]移=11 011,[Ey]补=00 011, （1）求阶码和： [Ex+Ey]移=[Ex]移+[Ey]补=00 011 + 00 011 = 00 110, 值为移码形式-2 （2）尾数乘法运算可直接采用补码阵列乘法器实现，即有
[Mx]补×[My]补= [0.0110011]补×[1.0001110]补 = [1.0011001,10010010]补
（3）规格化处理: 乘积的尾数符号位与最高数值位符号相反，已是规格化的数，不需要左规，阶码仍为00110。
（4）舍入处理:尾数为负数，且是双倍字长的乘积，按舍入规则，尾数低位部分的前4位为1001，应作“入”，故尾数为1.0011010。
所以，最终相乘结果为 [x×y]浮= 00 110, 1.0011010；其真值为： x×y= 2-2×(-0.1100110) 7．已知某机采用微程序控制方式，其存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示： 微命令字段 判别测试字段 下地址字段 ←操作控制→ ←—————— 顺序控制 ————————→ （1） 微指令中的三个字段分别应多少位？
（2） 画出对应这种微指令格式的微程序控制器逻辑框图。
（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位，（如采用字段译码只需3位），下地址字段为9位，因为控制容量为512单元，微命令字段是（ 48-4-9 ）= 35 位。 （2）对应上述微指令格式的微程序控制器逻辑框图如下：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码、各状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。
8．CPU的地址总线16根（A15—A0，A0是低位），双向数据总线16根(D15—D0)，控制总线中与主存有关的信号有MREQ(允许访存，低电平有效)，R/W(高电平为读命令，低电平为写命令)。主存地址空间分配如下：0—8191为系统程序区，由EPROM芯片组成，从8192起共32K地址空间为用户程序区，最后（最大地址）4K地址空间为系统程序工作区。上述地址为十进制，按字编址。现有如下芯片： EPROM ：8K×16位（控制端仅有CS） SRAM ：16K×1位，2K×8位， 4K×16位，8K×16位
请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻辑框图，注意画出选片逻辑（可选用门电路及译码器）与CPU的连接，说明选那些存储器芯片，选多少片。 解：（1）主存地址空间分布如下图所示：
4
0 8K(EPROM)
8191 8192 32K(SRAM)
40960 20K( 空 ) 61429 4K(SRAM)
65535
根据给定条件，选用
EPROM：8K×16位 芯片1片 SRAM：8K×16位芯片4片 4K×16位芯片1片 3:8译码器1片,与非门和反向器
（2）主存储器的组成与CPU连接逻辑图如下图所示：
9．设机器字长16位，主存容量128K字节，指令字长度16位，共78条指令， 试设计算机指令格式，要求有直接，立即数，相对，基址四种寻址方式。
答：指令字长共16位，共78条指令，需操作码7位，四种寻址方式，需2位，则形式地址为16-7-2=7位 指令格式为：
OP(7位) 寻址方式（2位） 7
形式地址D(7位) 直接寻址：E=D，寻址范围为0——2-1 间接寻址：E=（D），寻址范围为0——2-1 变址寻址：E=（R）+D，寻址范围为0——2-1 相对寻址：E=（PC）+D，寻址范围为0——2-1
10．某磁盘存贮器转速为3000转 / 分，共有4个记录面，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。问：
（1）磁盘存贮器的容量是多少？存储容量=记录面数*道容量*道数=4*12288B*275=13516800B （2）最高位密度是多少？最高位密度=内道容量/内到周长=12288B/π230mm=170位/cm （3）磁盘数据传输率是多少？数据传输率=道容量*转速=12288B*3000/60s =614400B/s （4）平均等待时间是多少？平均等待时间=转一周的时间/2=60/3000/2=0.01s （5）给出一个磁盘地址格式方案。 磁盘地址格式如下：
盘号
记录面 磁道 扇区 161616
5
11．有一个4K*8的存贮体，由1K*4的RAM芯片构成,问： （1）共需要多少RAM芯片？
（2）请画出存储体与CPU的连接框图。(假设此1K*4RAM芯片是静态芯片)
（3）假设此1K*4RAM芯片是动态存储器芯片，（芯片内是64*64结构）问：用异步刷新方式，如整个存储器刷新间隔不超过2ms，则刷新信号周期是多少？ （1） 所需芯片数d=4K*8/(1K*4)=8片 （2）存储体与CPU的连接框图如下：
（3）计算结果为2ms/64
6
